為了克服電磁流量計可能發(fā)生的各種干擾,保證流量檢測系統(tǒng)能夠可靠的運行.在硬件方面可以采取如下的抗干擾技術(shù)描施：
(l)抑制電派千擾
傳導干擾通常由交流電洲端引入系統(tǒng)內(nèi)部.在體積較小的電子產(chǎn)品中,這種千擾是無法完全克服的,只能盡量減少進入干擾脈沖的幅度,為了抑側(cè)這種干擾,系統(tǒng)通常在交流進線端串接低通LC灘波器。同時為了抑制電源浪涌電流的沖擊,系統(tǒng)還必須在電源線之間及電渾線對地之間分別加歧壓峨電阻。
(2)抑制傳愉線干擾
雙芯屏蔽電纜較強的抗干擾能力,可以抑制雜散電班場通過感應和輻射方式進入信道而產(chǎn)生的干擾。因此,對于系統(tǒng)中傳輸距離較長的各線路通常選用屏蔽電挽來實現(xiàn)系統(tǒng)部分的連接.以達到執(zhí)干擾目的。在一些應用環(huán)境比較惡劣的系統(tǒng)中,為了進一步抑制干擾,可采用光電隔離方式將系統(tǒng)控制部分與I/O部分分開,并采用雙電源供電.最后,還可以采用屏蔽驅(qū)動功能放大電路,來抑側(cè)傳輸線的干擾.
(3)盡量減少干擾
由于于擾抑制受設備體積、成本等多種因素的影響和限制,不可能完全抑制掉.因此在進行系統(tǒng)電路設計時必碩采取相應的措施,以保證系統(tǒng)能夠可旅地運行。通常地做法有：l)增加硬件看門狗電路.2)選擇執(zhí)千擾能力較弓的單片機系列。3)盡可能使用單片機的內(nèi)部存翩器和內(nèi)部數(shù)據(jù)存儲器而不使用外部總線連接這些器件。4)協(xié)調(diào)好電路中不同類型IC的電平匹配。5)數(shù)據(jù)總線和控制總線間形成板與板連接時.應加總線奧動器
(4)提高PCB（印荊電路板)設計的抗＋擾能力
在電磁流量計模擬電路的設計中人們十分注意PCB的工藝設計,因為微伏或毫伏極的干擾會對模擬信號放大造成很大的誤差,甚至使檢側(cè)結(jié)果完全沒有意義.而在效字電路中.由于數(shù)字電路只有較高的嗓戶容限,人們往往忽視對電路板設計工藝的嚴格要求。其實,電路出現(xiàn)千擾以及EMC難以通過大多由于PCB的設計存在問題.在靜態(tài)無干擾的情況下,系統(tǒng)一般都可以穩(wěn)定工作(即使PCB設計存在某些悶硯)。但在有干擾脈沖時,系統(tǒng)就可能會出現(xiàn)死機,程序跑飛等不穩(wěn)定的問勝.PLB的工藝設計通常要旅點注意以下幾個方面：
首先是地線的設計。在具有模擬和數(shù)字混合電路的PCB中,數(shù)字地和模擬地應分開走線,最后只有一點通過磁珠連通.高頻、微弱信號易受干擾.因此應該用地線將其與其它電路分隔.另外.地線的設計要盡皿粗,對易受干擾的部分應加裝與地線相聯(lián)的屏蔽.
其次是加裝集成電路去藕電容.電網(wǎng)干擾或多或少會通過各種架道進到PCB上：電路的瞬態(tài)信號電平轉(zhuǎn)換也會在PCB 內(nèi)部產(chǎn)生干擾。因此,合理加裝去耦電容是十分必耍的。在小信號的輸入端.如傳感器信號的放大輸入級,應在靠近管腳處加裝容值較小的電容（如0.1uF)以濾除高頻干擾。
最后是信號線的布局。在PCB中,必須將數(shù)字信號、模擬信號、功率較大電壓較高的信號線分開布線,特別應防止強弱不同的信號線井行走線.對于高頻信號更要注意其分布參數(shù)及輻射的影響.
(5)設計性能優(yōu)異的前放大器
電磁流量計傳感器輸出信號十分微弱,內(nèi)阻抗較高,因此高輸入阻抗、低漂移、低嗓聲、高共棋抑制比前置放大器才能滿足抗同相共棋干擾的要求.加上采用輸入保護技術(shù).共模電壓自舉技術(shù)和接地技術(shù)更可大大提高杭共模干擾的能力,抑制零點漂移的影響。 |
